Чтобы был запас на всякий случай. Не мешает, и его уменьшение ничего не даёт.
На какой?
Если у меня рука дрогнет ) А что не так? Может, нужно срочно перерисовать и заказать новые?
Да нет. Можно сначала на этих попробовать.
Сообразил, что не так..
На фото “переходничка” шина i2s выходит сверху, в левую часть двойной гребенки. При прикладывании к основной плате видим, что сигналы шины пойдут до выходного разъема i2s через всю плату. Это плохо.
Чем, если мастерклок на ЦАПе или, на худой конец, рядом с разьемом? Тут приходится выбирать - или короткий мастерклок, или все остальные сигналы.
И я имел ввиду в своем вопросе размер выреза.
Не мастер-клоком единым…
Битклок тоже высокочастотный и тащить его по диагонали платы, да еще и через кучу переходных со стороны, на сторону отверстий не очень.
1 лайк
Рядом с выходным разъемом и тоже (только навстречу) тащится к модулю core через всю плату.
Ну что же теперь поделать. У меня не получилось иначе, - может, у кого-то другого получится. А я пока попробую as is.
А модулю нужен чистый мастерклок?
Конечно! Он (модуль) из него генерит все сигналы шины i2s
Зачем для этого чистый мастерклок?
Кроме того, он все одно по умолчанию проходит через изолятор.
Но если что, я же никого не заставляю пользоваться моим решением (даже если оно заработает - скорее всего, там есть ошибки).
А вот это очень странный вопрос…
Почему вы тогда настолько против PLL?
Не понял чем странный. Ну будут “плохие” сигналы I2S, их исправит по идеальному мастерклоку реклокер рядом с ЦАП. Нет?
Потому что не понял объяснения Павла как из… продукта вторичного (с) лиса делает вкусную конфету
Зачем делать “плохо”, когда можно сделать “хорошо”?
Это длинная история - уже не раз тезисно пояснял.
Можем пообщаться на выходных.
Точно можно? У меня не получилось.
Придется исправлять сигналы потом. Благо это для меня почти “бесплатно”. Но, повторюсь, если у кого-то получится, то буду только рад.
1 лайк
А когда будет готов оконченный вариант? Или еще ожидать долго..